MANUFACTURE OF SEMICONDUCTOR DEVICE

Publication number: JP4116954

Publication date:

1992-04-17

Inventor:

WATANABE MASAKI

Applicant:

NIPPON ELECTRIC CO

Classification:

- international:

H01L21/768; H01L23/522; H01L21/70; H01L23/52;

(IPC1-7): H01L21/90


- European:

Application number: JP19900237420 19900907 Priority number(s): JP19900237420 19900907

Report a data error here

Abstract of JP4116954

PURPOSE: To make possible the formation of a pattern in one time along with a fine work by a method wherein an isotropic etching and an anisotropic etching are performed in order on a polyimide organic interlayer insulating film using an Al film. CONSTITUTION:In an integrated circuit formed using a polyimide organic film 7 as an interlayer insulating film, an etching work to the film 7 is performed via an Al mask 8 having a roughly infinite selection ratio of etching in place of a conventional photoresist. Accordingly, the interlayer insulating film consisting of the film 7 can be finely worked with high accuracy. Moreover, as each process of an isotropic etching process and an anisotropic etching process can be performed using in common the one AI mask 8 at the time of formation of a through hole 10 in the film 7, the manufacturing process of a device is simplified.



Data supplied from the esp@cenet database - Worldwide

⑩ 日本国特許庁(JP) ⑪特許出願公開

② 公開特許公報(A) 平4-116954

⑤Int. Cl. ⁵

識別記号 庁内整理番号 ❸公開 平成4年(1992)4月17日

H 01 L 21/90

S 6810-4M

審査請求 未請求 請求項の数 1 (全5頁)

60発明の名称 半導体装置の製造方法

②特 願 平2-237420

20出 **頁** 平 2 (1990) 9 月 7 日

渡 辺 正 樹 @発 明 者

東京都港区芝5丁目7番1号 日本電気株式会社内

⑪出 願 人 日本電気株式会社 東京都港区芝5丁目7番1号

個代 理 人 弁理士 内 原 晋

細

1. 発明の名称

半導体装置の製造方法

2. 特許請求の範囲

シリコン基板上に第1層のアルミ配線を形成 するパターニング工程と、前記第1層のアルミ 配線上に無機絶縁膜を堆積させる工程と、前記 無機絶縁膜上にポリイミド系有機層間絶縁膜を 形成する工程と、前記有機層間絶縁膜上にアル ミニウムマスクを形成する工程と、前記アルミ ニウムマスクを用いて前記ポリイミド系有機層 間絶縁膜に対し等方性および異方性エッチング を順次行うスルーホール開口工程と、前記ポリ イミド系有機層間絶縁腹上からアルミニウムマ スクを除去する工程と、該ポリイミド系有機層 間絶縁膜をマスクとして前記第1層アルミ配線 上の無機絶縁膜をスルーホール内から選択的に 除去する異方性エッチング工程と、前記ポリイ ミド系有機層間絶縁膜上に該スルーホールを介 して第1層のアルミ配線と電気接続する第2層

アルミ配線をバターニング形成する工程とを含 むことを特徴とする半導体装置の製造方法。

3. 発明の詳細な説明

[産業上の利用分野]

本発明は半導体装置の製造方法に関し、特に - ポリイミド系有機膜を層間絶縁膜に用いた半導 体集積回路装置の製造方法に関する。

「従来の技術)

一従来、半導体集積回路装置の層間絶緑膜に は、通常、プラズマCVD窒化シリコン等の無 機系の絶縁膜か、またはポリイミド等の有機系 の絶縁膜のいずれかが使用されているが、前者 に比べて後者のポリイミド等の有機絶縁材料が 最も利点とするところは、スピン塗布法による 塗布とその後の加熱処理の2工程だけで平坦な 層間絶縁膜が容易に形成できることである。従 って、最近では、ポリイミド等の有機絶縁膜で 層間絶緑膜を形成する多層配線半導体集積回路 装置の開発が活発である。

第2図(a)~(i)は層間絶縁膜をポリイ

ミド系有機膜で形成する場合の従来の多層配線 半導体集積回路装置の製造方法を示す部分工程 図である。この工程図は第1層と第2層のアル ミ配線を相互に接続するスルーホールの形成工 程を示すものであるが、ポリイミド系有機膜の 開口には最も一般的な通常のホトレジストマス クが用いられる。すなわち、シリコン基板1上 には、まず、第1層のアルミ配線5およびポリ イミド系の有機膜でから成る層間絶線膜が通常 の手法で順次形成され、ついで、このポリイミ ド系の有機膜7上にはスルーホール形成用のホ トレジストマスク12がパターン形成される {第2図(a)~(c)参照]。ここで、2, 3 および 4 はシリコン基板 1 トにそれぞれ形成 されるシリコン酸化粧経臓、半道体素子の多結 晶シリコン電標およびリンガラス膜である。つ ぎにポリイミド系有機膜7トに良好なカバレッ ジ性のスルーホールを得る目的で、まず、等方 性エッチングが行われ続いてホトレジストマス クを12から13につけ代えて行う異方性エッ

11

 $\|\cdot\|$

10

ク材も同時にエッチングされてしまうので、開 □の大きさが変化してしまうという欠点がある。従って、従来の製造方法では、等方性エッチング時と異方性エッチング時の都度新しいホトレジストをパターン形成する必要があり製造 工程が長くなる欠点がある。

本発明の目的は、上記の情況に鑑み、有機層間絶縁膜を高精度に微細加工することのできる 半導体装置の製造方法を提供することである。

[課題を解決するための手段]

本発明によれば、半導体装置の製造方法に第1層のアルミ配線を形成でアルミ配線を形成を配線を形成を開発を増進した、前記を開発を増進した。一つ、大きに対しては、前記が発展している。では、大きに対しては、大きに対しては、大きに対し、対象を表しますが、対象を表し、まり、対象を表し、対象を表し、対象を表し、対象を表し、対象を表し、対象を表し、対象を表し、対象を表し、対象を表し、対象を表し、対象

チングによって、第1層アルミ配線5と第2層アルミ配線とを相互に接続するスルーホール10が形成される[第2図(d)~(g)参照]。最後に不要となったホトレジストマスク13を除去した後、第2層のアルミ配線11をパターニング形成すれば、ポリイミド等の有機絶縁材料を層間絶縁順として用いた半導体集積回路装置を得る[第2図(h)~(i)参照]。

[発明が解決しようとする課題]

しかしながら、ポリイミド等の有機絶縁膜はホトレジスト等の感光性樹脂膜との間のエッチング選択比が比較的小さいので、このホイイミト系有機膜のエッチングを行う場合には、2〜3μ程度のきわめて厚いマスクを用いな形では、間口径1μm以下のスルーホールを形成では、関口径1μm以下のスルーホールを形成できない。すなわち、微細加工特でに発がある。また、この外、異方性エッチングの際、マスに先立ち行われる等方性エッチングの際、マス

ミド系有機層間絶縁膜上からアルミニウムマスクを除去する工程と、該ポリイミド系有機層間 絶縁膜をマスクとして前記第1層アルミ配線 の無機絶縁膜をスルーホール内から選択的に除 去する異方性エッチング工程と、前記ポリイミ ド系有機層間絶縁膜上に該スルーホールを引 で第1層のアルミ配線と電気接続する第2層 ルミ配線をパターニング形成する工程とを含ん で構成される。

{作用}

本発明によれば、ポリイミド系有機膜に対するエッチング加工は、従来のホトレジストに代わりほぼ無限大のエッチング選択比をもつアルミニウムマスクを介して行われる。従って高機膜から成る層間絶縁度を高視度に微細加工することができる。また、スルーホールの形成に際し、等方性と異方性の各共のチング工程を一つのアルミニウムマスクを共用して行うことができるので、製造工程が簡略化される。

[実施例]

11

11

 \rightarrow

14

 次に図面を参照して本発明を詳細に説明する。

第1図(a)~(i)は本発明を多層配線半 導体集積回路装置の製造に実施した場合の一実 施例を示す部分工程図である。本実施例によれ ば、まず第1図(a)に示すように、シリコン 基板1上に拡散処理を行い所望の回路素子を形 成した後、これら回路素子の多結晶シリコン電 権 3 の 表 面 を リン ガ ラ ス 等 の 無 機 絶 縁 腱 4 で 覆 う。次に電櫃3上のリンガラス4を除去した 後、第1層のアルミ配線5のパターニングを行 う [第1図(b)参照]。次にこの第1層のア ルミ配線5上にブラズマCVDシリコン窒化膜 6を厚さ1500A程度形成させる。これはス ルーホール形成後の最終段階において、不要と なったアルミニウムマスクを除去する際、エッ チング液から第1層のアルミ配線5を保護する 役割を持たせるためである。この準備を終えた 後、この上部にポリイミド系の有機膜でから成

従って、ポリイミド系有機膜7をエッチングマスクとしてプラズマ窒化膜6から成る保護膜を異方性エッチング法により除去すれば第1層アルミ配線5と第2層アルミ配線11とを接続するスルーホールを理想的なカバレッジ性を備えた形状に形成することができる〔第1図(h)参照〕。すなわち第2層のアルミニウム配線11をパターニング形成することにより第

る層間絶縁膜をスピン塗布法により約 1.5 μ m の厚さに形成する [第1図(c)参照)。次に スルーホール形成のためのエッチング用マスク としてアルミニウム膜を厚さ2000A程度で スパッタし、更に連続スパッタ法により露光投 影パターン形成時の反射防止用シリコン膜を同 じく厚さ300A程度形成した後、フォトレジ スト法を用いて必要なパターン8、9を形成 し、異方性ドライエッチング技術によりマスク アルミを開口しフォトレジストをウェット除去 する〔第1図(d)参照〕。このとき膜厚約 2000Aのアルミをエッチングするのに必要 なフォトレジスト膜厚は1μm程度の膜厚で充 分である。従ってアルミニウムマスク8を1 μm以下の開口径をもつように微細パターニン グすることが可能である。次に第2層アルミ配 線形成時の段切れ防止のため、酸素 (0 2)及び 四弗化炭素(CF4)等のガスを用いてポリイミ ド系有機膜7を8000A程度の深さにわた り等方性エッチングを行う〔第1図(e)参

1 層のアルミ配線 5 と第 2 層のアルミ配線 1 1 との接続が完成する [第 1 図 (i) 参照]。

以上は第1層のアルミ配線5の保護膜として ブラズマCVDシリコン腰6を用いた場合を説 明したがピンホールの発生がなく、また、ポリ イミド系有機膜フとの密着性が保たれる膜であ れば特別な指定はない。またマスクとして用い るアルミニウムのパターンを形成する際形成す る反射防止膜についても、シリコンの代わりに 染料入りのレジスト膜を用いてもよい。これに より反射防止膜をつける工程を省略することが できる。またアルミニウムマスクを除去するに は、上記のウェットエッチングの代わりにブラ ズマエッチングを用いてもよい。これにより半 導体装置の生産性は減少するものの、何度も同 じ液を使い回しにするウェット処理に比べて重 金属汚染の可能性が小さく、よりクリーンな環 境下でマスク除去を行うことが可能となる。

本発明が開示する製造方法に従えば、従来より短い工程で微細なパターンを形成することが

特開平4-116954 (4)

できるので微細構造の半導体装置の製造にきわ めて大きな力を発揮する。


(発明の効果)


H

以上詳細に説明したように、本発明によれ ば、有機層間絶縁膜を従来のフォトレジストマ スクに代わり、アルミニウムマスクによりエッ チング加工を行うことになるので、有機絶縁膜 のサグミクロンルールの微細加工が可能であ る。また従来等方性エッチングと異方性エッチ ングの各々に必要であったフォトレジストによ るパターン形成工程を1回で行うことができる ため生産性も大幅に向上させることができる。 この他にも現在半導体量産工場内に一般的に導 入されているアルミニウム関連設備をそのまま 使用することができ、新規に装置を導入する必 要がないので、重金属汚染の可能性がある他の 金属をマスクとして使用した場合に比べてもき わめて有利な製造方法を提供することが可能と なる。

4. 図面の簡単な説明

第 1 図 3 分結晶シリコン電極 3 4 リンガラス膜 2シリコン酸化耙爆膜 1シリコン基板





第1図(a)~(i)は本発明を多層配線半導体集積回路装置の製造に実施した場合の一実施例を示す部分工程図、第2図(a)~(i)は層間絶線膜をポリイミド系有機膜で形成する場合の従来の多層配線半導体集積回路装置の製造方法を示す部分工程図である。

1 … シリコン基板、

2 … シリコン酸化絶縁膜、

3 … 多結晶シリコン電優、

4 … リンガラス層、

5 … 第1 層アルミ配線、

6 ··· プラズマCVDシリコン窒化膜、

7…ポリイミド系有機膜、

8 … アルミニウムマスク、

9 … シリコン膜、


代理人


10 … スルーホール開口部、

弁理士

11…第2層アルミ配線。

特許出願人 日本電気株式会社





(f)

特開平4-116954 (5)

